IBM anuncia chip sub-1 nanômetro: em vez de encolher, a solução é empilhar

Em 25 de junho de 2026, a IBM anunciou o que descreve como a primeira tecnologia de chip "sub-1 nanômetro" do mundo. Não é um produto à venda, mas uma demonstração de pesquisa que ataca um problema que a indústria de semicondutores vem arrastando há quase duas décadas: os transistores estão chegando a um tamanho em que simplesmente não dá mais para encolher.

O que foi anunciado

A tecnologia opera no nó de 0,7 nanômetro, o equivalente a 7 angstroms, e usa uma arquitetura batizada de "nanostack". Em vez de continuar reduzindo transistores em duas dimensões, como a indústria fez por décadas, a IBM passou a empilhá-los verticalmente, em um processo chamado integração sequencial 3D. As camadas são unidas por um dielétrico ultrafino, e o resultado é um chip do tamanho de uma unha com cerca de 100 bilhões de transistores, quase o dobro da densidade do chip de 2 nanômetros que a própria IBM apresentou em 2021.

Segundo a empresa, a nova arquitetura entrega até 50% mais desempenho ou até 70% mais eficiência energética em relação à geração de 2 nm, além de um ganho de 40% na densidade de memória SRAM embarcada. Jay Gambetta, diretor da IBM Research, afirmou que a inovação "dá continuidade à liderança da IBM em tecnologias de próxima geração e estabelece as bases para a próxima era da computação".

Por que empilhar, e não só encolher

Por muito tempo, a evolução dos chips seguiu a Lei de Moore: a previsão, formulada por Gordon Moore em 1965, de que o número de transistores em um chip dobraria a cada cerca de dois anos. Na prática, isso significava fazer os transistores cada vez menores. O problema é que, quando os componentes se aproximam do tamanho de poucos átomos, efeitos da mecânica quântica, como o tunelamento de elétrons, passam a atrapalhar o funcionamento do próprio transistor. Por isso a Lei de Moore vem sendo declarada "morta" por executivos do setor, entre eles o CEO da Nvidia, Jensen Huang, ainda em 2019.

O nanostack é uma resposta a esse impasse. Em vez de insistir em encolher ainda mais os transistores no plano horizontal, a IBM os empilha em camadas verticais, de forma escalonada, não uma exatamente sobre a outra, para simplificar a fiação entre elas. É uma mudança conceitual: a densidade continua aumentando, mas o caminho para chegar lá deixa de ser "menor" e passa a ser "mais alto". A IBM projeta que essa abordagem ainda tem pelo menos uma década de capacidade de escalonamento pela frente.

O desafio de fabricação não é trivial. Como as camadas são construídas uma sobre a outra, um defeito em qualquer uma delas compromete o chip inteiro, o que eleva o custo de produção. Há também o chamado "orçamento térmico": o processo de manufatura precisa se manter abaixo de 400°C para não danificar as conexões já construídas nas camadas inferiores, um limite que a IBM diz ter superado, sem detalhar como.

O elo com o consumo de energia da IA

A ênfase da IBM em eficiência energética, e não só em desempenho bruto, não é coincidência. O consumo elétrico de data centers vem disparando por causa da demanda de cargas de trabalho de inteligência artificial: segundo o Gartner, o consumo global de eletricidade por data centers deve saltar de 447 terawatt-hora em 2025 para 565 terawatt-hora em 2026, alta de cerca de 26%. A Agência Internacional de Energia também aponta a IA como o principal motor desse crescimento.

Nesse contexto, um ganho de até 70% em eficiência energética por chip tem peso direto sobre a conta de luz e sobre a viabilidade dos data centers que treinam e rodam modelos de IA. Gambetta chegou a declarar que espera ver chips com nanostack amplamente usados em data centers, ajudando essas instalações a gerenciar melhor seu consumo de energia.

Pesquisa de longo prazo, não produto de prateleira

Isso é ciência de ponta, não um componente que vai aparecer em um computador ou celular tão cedo. A IBM estima que a produção em escala comercial da tecnologia nanostack só deve começar daqui a cerca de cinco anos, por volta de 2031, e mesmo assim por meio de parcerias com fabricantes de semicondutores. Resta ainda demonstrar que o processo funciona com alto rendimento (poucos defeitos), qualidade duradoura e custo competitivo em produção real, passos que separam qualquer demonstração de laboratório de um produto vendável.

Ainda assim, o anúncio marca um ponto de virada conceitual no debate sobre o futuro dos chips: quando a miniaturização em duas dimensões esbarra na física, a indústria começa a construir para cima.

Referências

IBM Newsroom: IBM Debuts World's First Sub-1 Nanometer Chip Technology MIT Technology Review: IBM has unveiled chip technology that could help extend Moore's Law another decade IBM Research: What is IBM's nanostack chip architecture? Gartner: Data Center Electricity Demand to Grow 26% in 2026 Wikimedia Commons: Silicon wafers.jpg (ArticCynda, CC0)